6-17-02

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Patent Application of:) ROCHE ET AL.)	I HEREBY CERTIFY THIS PAPER OR FEE IS BEIN) DEPOSITED WITH THE U.S. POSTAL SERVICE "EXPRESS MAIL POST OFFICE TO ADDRESSEE") SERVICE UNDER 37 CFR 1.10 ON THE DATE
Serial No. Not Yet Assigned)	INDICATED BELOW AND IS ADDRESSED TO: BOX PATENT APPLICATIONS, ASSISTANT COMMISSIONER FOR PATENTS, WASHINGTON, D.C. 20231.
Filing Date: Herewith)	EXPRESS MAIL NO: EL747059878US
For: MICROPROCESSOR COMPRISING AN)	DATE OF DEPOSIT: February 6, 2002
INSTRUCTION FOR INVERTING) BITS IN A BINARY WORD)	SIGNATURE Dawn Kimler

TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Director, U.S. Patent and Trademark Office Washington, D.C. 20231

Sir:

Transmitted herewith is a certified copy of the priority French Application No. 0101681.

Respectfully submitted,

MICHAEL W. TAYLOR

Reg. No. 43,182

Allen, Dyer, Doppelt, Milbrath

& Gilchrist, P.A.

255 S. Orange Avenue, Suite 1401

Post Office Box 3791

Orlando, Florida 32802

Telephone: 407/841-2330

Fax: 407/841-2343

Attorney for Applicants

THIS PAGE BLANK (USPTU)

BEST AVAILABLE COPY





BREVET D'INVENTION

CERTIFICAT D'UTILITÉ - CERTIFICAT D'ADDITION

COPIE OFFICIELLE

Le Directeur général de l'Institut national de la propriété industrielle certifie que le document ci-annexé est la copie certifiée conforme d'une demande de titre de propriété industrielle déposée à l'Institut.

Fait à Paris, le 2 4 AVR. 2001

Pour le Directeur général de l'Institut national de la propriété industrielle Le Chef du Département des brevets

Martine PLANCHE

INSTITUT
NATIONAL DE
LA PROPRIETE
INDUSTRIELLE

SIEGE
26 bis, rue de Saint Petersbourg
75800 PARIS cedex 08
Téléphone : 01 53 04 53 04
Télécopie : 01 42 93 59 30
http://www.inpi.fr

ETABLISSEMENT PUBLIC NATIONAL

CREE PAR LA LOI N 51-444 DU 19 AVRIL 1951

DB 267161000

THIS PAGE BLANK (USPTO)





BREVET D'INVENTION

CERTIFICAT D'UTILITÉ Code de la propriété intellectuelle - Livre VI





REQUÊTE EN DÉLIVRANCE 1/2

	·		Cet imprimé est à remplir lisiblement à l'encre noire 08 540 w /260899		
REMISE DES PIÈCES	20 Ristrié à l'INPI		NOM ET ADRESSE DU DEMANDEUR OU DU MANDATAIRE		
DATE 13 INPI MARSEILLE			À QUI LA CORRESPONDANCE DOIT ÊTRE ADRESSÉE		
LIEU	0101601				
N° D'ENREGISTREMENT 0101681			OMNIPAT		
NATIONAL ATTRIBUÉ PAR L'INPI			MARCHAND André 24 Place des Martyrs de la Résistance		
DATE DE DÉPÔT AYTRIBUÉE 0 8 FEV. 2001		ļi .	13100 AIX EN PROVENCE		
V s références pour ce dossier (facultatif) 100129 FR			•		
Confirmation d'un	dépôt par télécopie		INPI à la télécopie		
2 NATURE DE LA	DEMANDE	Cochez l'une de	s 4 cases suivantes		
Demande de bre	evet	×			
Demande de cer	tificat d'utilité				
Demande divisio	nnaire				
	Demande de brevet initiale	N°	Date		
		N°	Date		
	de de certificat d'utilité initiale l'une demande de				
Iransformation d	Demande de brevet initiale	ĽN°	Date		
TITRE DE L'IN	VENTION (200 caractères ou	espaces maximum)	TON D'INVERSION DES BITS D'UN MOT BINAIRE		
4 DÉCLARATION DE PRIORITÉ Pays ou organis		Pays ou organisa	tion N°		
OU REQUÊTE	DU BÉNÉFICE DE	Pays ou organisa			
LA DATE DE D	-	Date L	_/N°		
DEMANDE AN	ITÉRIEURE FRANÇAISE	Pays ou organisa			
		Date	No No		
			'autres priorités, cochez la case et utilisez l'imprimé «Suite»		
5 DEMANDEUR	t	☐ S'il ya c	l'autres demandeurs, cochez la case et utilisez l'imprimé «Suite»		
Nom ou dénomination sociale STMICROELE		STMICROELE	CTRONICS		
Prénoms					
Forme juridique SOCIETE ANOI					
			.5 .9 .3 .8 .6		
Code APE-NAF 3 · 2 · 1 · B					
Adresse	Rue	7, Avenue Galli			
	Code postal et ville		ENTILLY CEDEX		
Pays		FRANCE			
Nationalité		FRANCE			
N° de télépho					
N° de télécopie (facultatif)					
Adresse électi	ronique (facultatif)	<u> </u>			



BREVET D'INVENTION CERTIFICAT D'UTILITÉ

REQUÊTE EN DÉLIVRANCE 2/2

	Réservé à l'INPI			• .
REMISE DESCRIPTION OF	2001			·
LIEU 13 INPI MA	arseille			
N° D'ENREGISTREMENT	0101681			
NATIONAL ATTRIBUÉ PAR				DB 540 W /260899
Vos références p	our ce dossler :	100129 FR		
@ MANDATAIR	E .		· · · · · · · · · · · · · · · · · · ·	
Nom		MARCHAN	ID	·
Prénom		André		
Cabinet ou So	ciété	OMNIPAT	·	
N °de pouvoir de lien contra	permanent et/ou ctuel			
Adresse	Rue	24 Place des	s Martyrs de la Résistance	·
	Code postal et ville	13100	AIX EN PROVENCE	
N° de télépho		04.42.99.06	.60.	
N° de télécop		04.42.99.06	.69.	
Adresse électr	onique (facultatif)			
Z INVENTEUR	(S)			
Les inventeurs	sont les demandeurs	Oui Non D	ans ce cas fournir une dé	signation d'inventeur(s) séparée
3 RAPPORT DE	RECHERCHE	Uniquemer	nt pour une demande de l	prevet (y compris division et transformation)
	Établissement immédiat ou établissement différé	1 🖵		
Paiement éch	elonné de la redevance	Palement of Out	en trois versements, uniq	uement pour les personnes physiques
RÉDUCTION	DU TAUX		nt pour les personnes phy	- ·
DES REDEVA	MCES	Requise pour la première fois pour cette invention (joindre un avis de non-imposition)		
			antérieurement à ce dépôt le invention ou indiquer sa ré	(joindre une copie de la décision d'admission férence):
	utilisé l'imprimé «Suite», ombre de pages jointes			·
	DU DEMANDEUR			VISA DE LA PRÉFECTURE OU DE L'INPI
(Nom et qua	DATAIRE lité du signataire)			OU, DE L'IMPI
11	O André - CPI N° 95 0303			

La loi n°78-17 du 6 janvier 1978 relative à l'informatique, aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.





BREVET D'INVENTION

CERTIFICAT D'UTILITÉ



Code de la propriété intellectuelle - Livre VI

DÉPARTEMENT DES BREVETS

26 bis, rue de Saint Pétersbourg 75800 Paris Cedex 08 DÉSIGNATION D'INVENTEUR(S) Page N° 1../1..
(Si le demandeur n'est pas l'inventeur ou l'unique inventeur)

Téléphone : 01 53 04 53 04 Télécopie : 01 42 93 59 30 8 FEV 2001 Cet imprimé est à remplir lisiblement à l'encre noire DB 113 W /260899 Vol 361NPL MAREE HALEE 100129 FR N° D'ENREGISTREMEND NANTIGE 1 TITRE DE L'INVENTION (200 caractères ou espaces maximum) MICROPROCESSEUR COMPORTANT UNE INSTRUCTION D'INVERSION DES BITS D'UN MOT BINAIRE LE(S) DEMANDEUR(S): MARCHAND André **OMNIPAT** 24, Place des Martyrs de la Résistance 13100 AIX EN PROVENCE DESIGNE(NT) EN TANT QU'INVENTEUR(S) : (Indiquez en haut à droite «Page N° 1/1» S'il y a plus de trois inventeurs, utilisez un formulaire identique et numérotez chaque page en Indiquant le nombre total de pagés). Nom ROCHE Prénoms Franck C/O OMNIPAT Rue 24 Place des Martyrs de la Résistance Adresse Code postal et ville AIX EN PROVENCE Société d'appartenance (facultatif) **LAFARGUE** Prénoms Nicolas C/O OMNIPAT Rue 24 Place des Martyrs de la Résistance Adresse Code postal et ville AIX EN PROVENCE Société d'appartenance (facultatif) Nom Prénoms Rue Adresse Code postal et ville Société d'appartenance (facultatif) **DATE ET SIGNATURE(S)** DU (DES) DEMANDEUR(S) **OU DU MANDATAIRE** (Nom et qualité du signataire) Aix en Provence, le 7 février 2001 MARCHAND André - CPI N° 95 0303 **OMNIPAT**

La loi n°78-17 du 6 janvier 1978 relative à l'informatique aux fichiers et aux libertés s'applique aux réponses faites à ce formulaire. Elle garantit un droit d'accès et de rectification pour les données vous concernant auprès de l'INPI.

5

10

15

20

25

30

MICROPROCESSEUR COMPORTANT UNE INSTRUCTION D'INVERSION DES BITS D'UN MOT BINAIRE

La présente invention concerne les microprocesseurs et plus particulièrement les microprocesseurs destinés à gérer des équipements périphériques.

De tels équipements sont généralement connectés au microprocesseur par l'intermédiaire de ports d'entrée/sortie parallèles ou séries. oril fréquemment que l'ordre des bits de mots échangés avec de tels équipements périphériques soit inversé, suivant que du côté de l'équipement l'on trouve microprocesseur. Cela signifie, par exemple pour un mot de 8 bits de 0 à 7, que le bit 0 est transmis à la place du bit 7, le bit 6 à la place du bit 1, etc. Il en le microprocesseur puisse résulte que pour que communiquer correctement avec l'équipement périphérique, il doit inverser les bits des mots binaires échangés avec l'équipement.

Il s'avère que cette opération d'inversion des bits de mots binaires est relativement coûteuse en nombre d'instructions et donc en temps de traitement, ce qui peut poser des problèmes importants lorsque l'équipement doit être géré en temps réel en respectant des délais très courts.

La présente invention a pour but de supprimer cet inconvénient, en partant de la constatation selon laquelle la plupart des microprocesseurs, même ceux présentant une architecture simplifiée, possèdent des instructions de manipulation des bits de mots binaires, telles que des instructions de décalage ou d'échange de la partie de poids fort du mot avec la partie de poids faible.

Cet objectif est atteint par la prévision d'un microprocesseur comprenant une unité centrale comportant une unité arithmétique et logique à au moins deux entrées

sortie qui est rebouclée sur l'une desdites et une entrées moyen d'un chemin de données, l'unité arithmétique et logique comportant des moyens pour effectuer des opérations arithmétiques et logiques sur des binaires stockés temporairement dans des registres de l'unité centrale, l'unité centrale comportant en outre une unité de décalage interposée sur le chemin de données de l'unité arithmétique et logique, et comprenant des moyens pour effectuer des opérations de des bits de mots binaires qui appliqués, et des moyens de sélection pour sélectionner une opération de décalage à effectuer, caractérisé en ce qu'il comprend en outre des moyens pour effectuer une opération d'inversion de l'ordre des bits binaires qui lui sont appliqués, interposés sur le chemin 15 de données de l'unité arithmétique, et des moyens de sélection pour sélectionner l'opération d'inversion, lorsque celle-ci est requise.

Avantageusement, les moyens pour effectuer 20 l'opération d'inversion sont intégrés dans l'unité de décalage.

De préférence, l'unité de décalage est interposée en amont de l'une des entrées de l'unité arithmétique et logique.

Alternativement, l'unité de décalage est interposée en sortie de l'unité arithmétique et logique.

25

30

Selon une particularité de l'invention, l'unité de décalage comprend autant de démultiplexeurs qu'il y a de bits dans les mots à traiter, chaque démultiplexeur comportant une entrée binaire et autant de sorties binaires que d'opérations de décalage à réaliser, les sorties des démultiplexeurs étant chacune reliées à un fil d'un bus relié à la sortie de l'unité de décalage et comportant au moins autant de fils que de bits dans les mots à traiter, les démultiplexeurs recevant en entrée un bit respectif du mot appliqué en entrée de l'unité de décalage, et délivrant en sortie la valeur du bit

appliqué en entrée sur l'une des sorties du démultiplexeur, sélectionnée en fonction de l'opération de décalage à effectuer, le fil du bus auquel est connectée chaque sortie de chaque démultiplexeur étant choisi en fonction du rang dans le mot à traiter du bit appliqué en entrée du démultiplexeur et de l'opération de décalage correspondant à la sortie du démultiplexeur.

Selon une autre variante de réalisation de l'invention, les moyens pour effectuer une opération d'inversion de l'ordre des bits de mots binaires sont disposés en amont de l'unité de décalage.

10

Ces objets, caractéristiques et avantages ainsi que d'autres de la présente invention seront exposés plus en détail dans la description suivante d'un microprocesseur,

- faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
 - la figure 1 représente d'une manière schématique et simplifiée la structure d'un microprocesseur modifié selon l'invention ;
- 20 la figure 2 montre en détail une partie de l'unité de traitement du microprocesseur, modifiée selon la présente invention;
 - la figure 3 montre une variante de réalisation du microprocesseur représenté sur la figure 1.
- La figure 1 représente un microprocesseur 1 comprenant une unité de traitement ou CPU 2 comportant notamment:
- des registres 5 permettant de stocker temporairement
 des mots binaires manipulés par le microprocesseur, et sur lesquels sont appliquées les différentes instructions exécutables par le microprocesseur;
- une unité arithmétique et logique (ALU) 3 à deux
 entrées et une sortie, conçue pour exécuter les instructions logiques et arithmétiques sur les mots binaires stockés dans les registres 5 ; et

- deux multiplexeurs 6, 7 dont les entrées sont reliées aux registres 5 et les sorties respectives aux deux entrées de l'ALU, pour sélectionner deux des registres à appliquer respectivement sur ces deux entrées.

Le multiplexeur 7 comprend en outre deux autres entrées dont l'une est reliée à la sortie de l'ALU et l'autre à un registre d'entrée de donnée DTIN 10 de l'unité de centrale 2.

10

15

20

25

30

35

L'unité arithmétique et logique 3 comporte deux entrées pour recevoir simultanément deux mots binaires lorsqu'il s'agit d'exécuter une opération à deux opérandes.

Certains microprocesseurs comme celui représenté sur la figure 1 comportent en outre une unité de décalage 4, interposée sur le chemin de données de l'ALU 3, c'est-àdire entre la sortie de l'ALU et l'une de ses deux entrées, cette unité étant conçue pour recombiner dans un ordre différent les bits des mots binaires appliqués en entrée de l'ALU. Sur la figure 1, l'unité de décalage 4 est disposée sur l'une des deux entrées de l'ALU. Elle peut bien entendu être interposée à un autre endroit du chemin de données de l'ALU 3, par exemple en sortie de l'ALU.

En outre, la sortie du multiplexeur 7 est rebouclée sur les registres 5 et reliée à un registre de sortie de données DTOUT 10 de l'unité centrale 2.

Par ailleurs, l'unité centrale 2 comprend d'une manière classique une unité de décodage d'instructions 8 conçue pour commander l'ALU, les multiplexeurs 6, 7 et l'unité de décalage 4 en fonction des instructions exécutées par le microprocesseur 1.

La figure 2 montre plus en détail un exemple de réalisation de l'unité de décalage. Sur cette figure, l'unité de décalage 4 comprend plusieurs démultiplexeurs 21 à 24, à raison d'un démultiplexeur par bit des mots à

おける世帯はいるのだ

10

15

20

25

35

traiter 30. Chaque démultiplexeur reçoit en entrée la valeur d'un bit respectif du mot appliqué en entrée de l'unité 4 et comprend une sortie par opération décalage à réaliser. Les sorties respectives démultiplexeurs sont reliées à la sortie 20 de l'unité 4 par l'intermédiaire d'un bus parallèle 25 comportant autant de fils qu'il y a de bits dans les mots à traiter connexion entre chaque sortie de démultiplexeur et les fils du bus 25, est effectuée en fonction du rang du bit appliqué en entrée démultiplexeur et de l'opération de décalage correspondant à la sortie du démultiplexeur.

La première opération de décalage "=" est réalisée par les premières sorties des démultiplexeurs 21 à 24 qui délivrent le mot binaire appliqué en entrée 19 sans aucune transformation.

La seconde et la troisième opération de décalage "LSH" et "RSH" délivrent respectivement sur la seconde et troisième sortie des démultiplexeurs 21 à 24, un mot binaire correspondant au mot binaire d'entrée 30 sur lequel on a effectué un décalage d'un bit respectivement vers la gauche et vers la droite. Ainsi, ces opérations envoient le bit n de poids fort du mot d'entrée 30 respectivement sur les bits 0 et n-1 du mot de sortie, le bit k du mot d'entrée respectivement sur les bits k+1 et k-1 du mot de sortie (0 < k < n) et le bit 0 du mot d'entrée respectivement sur les bits 1 et n du mot de sortie.

La quatrième opération de décalage 24 délivre sur les quatrièmes sorties respectives des démultiplexeurs 21 à 24, un mot binaire de sortie correspondant au mot d'entrée 30 dans lequel on a interverti les parties de poids fort (bits n à $\frac{n+1}{2}$ pour un mot de n+1 bits, n+1 étant pair) et de poids faible (bits $\frac{n-1}{2}$ à 0).

Selon l'invention, l'unité de décalage 4 comprend une cinquième opération de décalage "EXC" obtenue par les cinquièmes sorties respectives des démultiplexeurs 21 à 24, qui délivrent un mot correspondant au mot binaire d'entrée 30 avec la position des bits inversée. Ainsi, cette opération envoie le bit k du mot d'entrée 30 à n+1 bits sur le bit n-k du mot de sortie.

Bien entendu, il existe de nombreuses autres façons de réaliser l'unité de décalage 4, et l'homme de l'art peut aisément réaliser l'unité de décalage d'autres manières sans sortir du cadre de la présente invention telle que définie dans les revendications annexées.

10

15

20

25

30

Ainsi, elle peut être réalisée à l'aide de cinq circuits câblés de décalage, à raison d'un circuit par opération de décalage à réaliser, chaque circuit recevant en entrée le mot binaire à traiter, l'une des sorties de ces circuits câblés étant sélectionnée pour être envoyée en sortie de l'unité de décalage 4, à l'aide d'un multiplexeur comportant une entrée de commande sélection permettant de sélectionner l'opération décalage à effectuer. Chaque circuit de décalage est réalisé simplement par des lignes interconnectant manière appropriée les bits d'entrée avec les bits de sortie du circuit.


Dans la variante du microprocesseur représenté sur la figure 3, l'unité de décalage 4 classique n'est pas modifiée. Pour réaliser la fonction d'inversion des bits, on a ajouté un circuit supplémentaire 4' dans le chemin de données de l'ALU 3, qui est conçu pour réaliser la fonction d'inversion des bits lorsque le décodeur d'instruction rencontre une telle commande dans instructions exécutées. Un tel circuit 4 ' peut être réalisé simplement par un circuit câblé dans lequel les entrées des bits k du mot à traiter sont soit reliées aux sorties des bits k (sans changement d'ordre) dans le cas où la fonction d'inversion n'est pas requise, soit aux sorties des bits n-k (n+1 étant le nombre de bits des mots à traiter), dans le cas contraire.



L'unité de décalage 4 peut encore être réalisée à l'aide de n+1 multiplexeurs, n+1 étant le nombre de bits des mots binaires 30 à traiter, chaque multiplexeur recevant en entrée tous les bits du mot binaire appliqués en entrée de l'unité de décalage. Les sorties respectives des multiplexeurs délivrent respectivement les bits du sortie, les multiplexeurs étant commandés sélectivement de manière réaliser les opérations transformation décrites ci-avant, par exemple remplissant un registre avec un mot de commande ayant n+1 bits, chaque bit étant appliqué à la commande sélective d'un multiplexeur respectif. Le mot de commande peut être d'une table correspondant à l'opération transformation à réaliser. Il est à noter que cette structure autorise d'autres opérations de transformation. Il suffit à cet effet de prévoir un mot de commande correspondant dans la table.

10

15



- 1. Microprocesseur comprenant une unité centrale (2) comportant une unité arithmétique et logique (3) à au moins deux entrées et une sortie qui est rebouclée sur l'une desdites entrées au moyen d'un chemin de données, l'unité arithmétique et logique (3) comportant des moyens pour effectuer des opérations arithmétiques et logiques sur des mots binaires stockés temporairement dans des registres (5) de l'unité centrale (2), l'unité centrale comportant en outre une unité de décalage (4) interposée 10 sur le chemin de données de l'unité arithmétique et logique (3), et comprenant des moyens pour effectuer des opérations de décalage des bits de mots binaires qui lui appliqués, et des moyens đe sélection sélectionner une opération de décalage à effectuer, caractérisé en ce qu'il comprend en outre des moyens (4, 4') pour effectuer une opération d'inversion de l'ordre des bits de mots binaires lui qui sont appliqués, interposés sur le chemin de données de l'unité arithmétique, et des moyens de sélection pour sélectionner l'opération d'inversion, 20 lorsque celle-ci est requise.
- Microprocesseur selon la revendication 1, caractérisé en ce que les moyens (4') pour effectuer
 l'opération d'inversion sont intégrés dans l'unité de décalage (4).
- 3. Microprocesseur selon la revendication 2, caractérisé en ce que l'unité de décalage (4) est 30 interposée en amont de l'une des entrées de l'unité arithmétique et logique (3).
 - 4. Microprocesseur selon la revendication 2, caractérisé en ce que l'unité de décalage (4) est

interposée en sortie de l'unité arithmétique et logique (3).

- Microprocesseur selon l'une quelconque revendications 1 à 4, caractérisé en ce que l'unité de décalage comprend autant de démultiplexeurs (21 à 24) qu'il y a de bits dans les mots à traiter (30), chaque démultiplexeur comportant une entrée binaire et autant de sorties binaires que d'opérations de décalage à réaliser, 10 les sorties des démultiplexeurs étant chacune reliées à un fil d'un bus (25) relié à la sortie (20) de l'unité de décalage et comportant au moins autant de fils que de bits dans les mots à traiter, les démultiplexeurs (21 à 24) recevant en entrée un bit respectif du mot appliqué 15 en entrée (19) de l'unité de décalage (4), et délivrant en sortie la valeur du bit appliqué en entrée sur l'une des sorties du démultiplexeur, sélectionnée en fonction de l'opération de décalage à effectuer, le fil du bus auquel est connecté chaque sortie de 20 démultiplexeur étant choisi en fonction du rang dans le mot à traiter du bit appliqué en entrée du démultiplexeur et de l'opération de décalage correspondant à la sortie du démultiplexeur.
- 6. Microprocesseur selon l'une quelconque des revendications 1 à 5, caractérisé en ce que les moyens (4') pour effectuer une opération d'inversion de l'ordre des bits de mots binaires sont disposés en amont de l'unité de décalage (4).







Fig. 1








Fig. 3